电脑CPU总线方式 | 电脑cpu总线方式有哪几种

1. 电脑cpu总线方式有哪几种

第一：控制总线。

主要用来传送控制信号和时序信号。

第二：数据总线。

是双向三态形式的总线，它既可以把CPU的数据传送到存储器或输入输出接口等其它部件，也可以将其他部件的数据传送到CPU。

第三：地址总线。

是有CPU或有DMA能力的单元，用来沟通这些单元读取或者写入的。

2. cpu总线和总线的区别

CPU总线，是PC系统中最快的总线，也是芯片组与主板的核心。

这条总线主要由CPU使用，用来与高速缓存、主存和北桥（或MCH）之间传送信息。

3. 电脑cpu总线方式有哪几种类型

cpu的接口形式只有两类，分别是插卡式或针角式。

　　中央处理器（CPU），是电子计算机的主要设备之一，电脑中的核心配件。其功能主要是解释计算机指令以及处理计算机软件中的数据。CPU是计算机中负责读取指令，对指令译码并执行指令的核心部件。中央处理器主要包括两个部分，即控制器、运算器，其中还包括高速缓冲存储器及实现它们之间联系的数据、控制的总线。电子计算机三大核心部件就是CPU、内部存储器、输入/输出设备。中央处理器的功效主要为处理指令、执行操作、控制时间、处理数据。

　　在计算机体系结构中，CPU是对计算机的所有硬件资源（如存储器、输入输出单元）进行控制调配、执行通用运算的核心硬件单元。CPU是计算机的运算和控制核心。计算机系统中所有软件层的操作，最终都将通过指令集映射为CPU的操作。

4. cpu三种总线

还有就是地址信号。CPU区别这三种信号的方法就是，传输的数据总线上的信号就是数据信号，传输在控制总线上的就是控制信号，在地址总线上的就是地址信号。

并且在三种信号的传输是有方向性的。

数据总线控制总线是双向传输的，也就是说可以是CPU到I/O口，也可以是I/O口传向CPU。

地址总线是单向传输的，只能是CPU到I/O口。

5. cpu内部的总线称为什么总线

计算机中的总线一般有内部总线、系统总线和外部总线。

1、内部总线是微机内部各外围芯片与处理器之间的总线，用于芯片一级的互连;

2、而系统总线是微机中各插件板与系统板之间的总线，用于插件板一级的互连;

3、外部总线则是微机和外部设备之间的总线，微机作为一种设备，通过该总线和其他设备进行信息与数据交换，它用于设备一级的互连。你问的总线就是第一种：内部总线，即CPU与外围芯片（存储器、I/O接口）之间的总线。

6. cpu的总线类型有哪些

总线是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。

总线（Bus）是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。在计算机系统中，各个部件之间传送信息的公共通路叫总线，微型计算机是以总线结构来连接各个功能部件的。

7. cpu的总线属于什么总线

PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写，它是目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。

PCI插槽也是主板带有最多数量的插槽类型，在目前流行的台式机主板上，ATX结构的主板一般带有5～6个PCI插槽，而小一点的MATX主板也都带有2～3个PCI插槽。

1、传输速率高最大数据传输率为132MB/s，当数据宽度升级到64位，数据传输率可达264MB/s。这是其他总线难以比拟的。它大大缓解了数据I/O瓶颈，使高性能CPU的功能得以充分发挥，适应高速设备数据传输的需要。

2、多总线共存采用PCI总线可在一个系统中让多种总线共存，容纳不同速度的设备一起工作。

3、独立于CPU PCI总线不依附于某一具体处理器，即PCI总线支持多种处理器及将来发展的新处理器，在更改处理器品种时，更换相应的桥接组件即可。

8. 处理器有哪4种最基本的总线操作

8086 微处理器的总线分为三类的地址总线、数据总线和控制总线。

地址总线：

　　存储器在设计时，被划分为多个存储单元，每个存储单元都有独一无二的地址标识。CPU可以通过这些地址标识来定位对应的存储单元，这叫做内存寻址。

　　CPU的内存寻址范围由地址总线的根数(位数)决定，20位的地址总线能寻址的最大范围为(2 ^ 20)b = 1M；而32位的地址总线能寻址的最大范围为(4 * (2 ^ 30))b = 4G，这也是在32位CPU时代，PC的内存普遍是4G的主要原因。

数据总线：

　　CPU与内存或其它器件的数据传输是通过数据总线来完成的。数据总线的位数决定了一次数据传输的数据大小，数据总线的位数越多，数据传输的效率就越高。

　　8086作为一个16位的CPU，内部寄存器是16位的，其数据总线也是16位的，其一次可以传输一个16位的二进制数据。

控制总线：

　　CPU通过控制总线来对外部设备实施控制。和前两种总线不同的是，控制总线是不同的控制线的总集合，其中的每一根导线通常是单独提供控制的。CPU通过控制总线发送控制信号和时许信号来对外围设备进行控制(读、写信号等)或者从控制总线接收外围设备发出的通知(中断申请信号等)

9. 电脑cpu总线方式有哪几种图片

多线程、多核心、SMP、NUMA、乱序执行、分枝技术、控制器。

具体内容是：

多线程

同时多线程Simultaneous Multithreading，简称SMT。SMT可通过复制处理器上的结构状态，让同一个处理器上的多个线程同步执行并共享处理器的执行资源，可最大限度地实现宽发射、乱序的超标量处理，提高处理器运算部件的利用率，缓和由于数据相关或Cache未命中带来的访问内存延时。当没有多个线程可用时，SMT处理器几乎和传统的宽发射超标量处理器一样。SMT最具吸引力的是只需小规模改变处理器核心的设计，几乎不用增加额外的成本就可以显著地提升效能。多线程技术则可以为高速的运算核心准备更多的待处理数据，减少运算核心的闲置时间。这对于桌面低端系统来说无疑十分具有吸引力。Intel从3.06GHz Pentium 4开始，部分处理器将支持SMT技术。

多核心

多核心，也指单芯片多处理器(Chip Multiprocessors，简称CMP)。CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP(对称多处理器)集成到同一芯片内，各个处理器并行执行不同的`进程。这种依靠多个CPU同时并行地运行程序是实现超高速计算的一个重要方向，称为并行处理。与CMP比较，SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。IBM 的Power 4芯片和Sun的MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。但这并不是说明，核心越多，性能越高，比如说16核的CPU就没有8核的CPU运算速度快，因为核心太多，而不能合理进行分配，所以导致运算速度减慢。在买电脑时请酌情选择。2005年下半年，Intel和AMD的新型处理器也将融入CMP结构。新安腾处理器开发代码为Montecito，采用双核心设计，拥有最少18MB片内缓存，采取90nm工艺制造。它的每个单独的核心都拥有独立的L1，L2和L3 cache，包含大约10亿支晶体管。

SMP

SMP(Symmetric Multi-Processing)，对称多处理结构的简称，是指在一个计算机上汇集了一组处理器(多CPU)，各CPU之间共享内存子系统以及总线结构。在这种技术的支持下，一个服务器系统可以同时运行多个处理器，并共享内存和其他的主机资源。像双至强，也就是所说的二路，这是在对称处理器系统中最常见的一种(至强MP可以支持到四路，AMD Opteron可以支持1-8路)。也有少数是16路的。但是一般来讲，SMP结构的机器可扩展性较差，很难做到100个以上多处理器，常规的一般是8个到16个，不过这对于多数的用户来说已经够用了。在高性能服务器和工作站级主板架构中最为常见，像UNIX服务器可支持最多256个CPU的系统。

构建一套SMP系统的必要条件是：支持SMP的硬件包括主板和CPU;支持SMP的系统平台，再就是支持SMP的应用软件。为了能够使得SMP系统发挥高效的性能，操作系统必须支持SMP系统，如WINNT、LINUX、以及UNIX等等32位操作系统。即能够进行多任务和多线程处理。多任务是指操作系统能够在同一时间让不同的CPU完成不同的任务;多线程是指操作系统能够使得不同的CPU并行的完成同一个任务。

要组建SMP系统，对所选的CPU有很高的要求，首先、CPU内部必须内置APIC(Advanced Programmable Interrupt Controllers)单元。Intel 多处理规范的核心就是高级可编程中断控制器(Advanced Programmable Interrupt Controllers–APICs)的使用;再次，相同的产品型号，同样类型的CPU核心，完全相同的运行频率;最后，尽可能保持相同的产品序列编号，因为两个生产批次的CPU作为双处理器运行的时候，有可能会发生一颗CPU负担过高，而另一颗负担很少的情况，无法发挥最大性能，更糟糕的是可能导致死机。

NUMA技术

NUMA即非一致访问分布共享存储技术，它是由若干通过高速专用网络连接起来的独立节点构成的系统，各个节点可以是单个的CPU或是SMP系统。在NUMA中，Cache 的一致性有多种解决方案，一般采用硬件技术实现对cache的一致性维护，通常需要操作系统针对NUMA访存不一致的特性(本地内存和远端内存访存延迟和带宽的不同)进行特殊优化以提高效率，或采用特殊软件编程方法提高效率。NUMA系统的例子。这里有3个SMP模块用高速专用网络联起来，组成一个节点，每个节点可以有12个CPU。像Sequent的系统最多可以达到64个CPU甚至256个CPU。显然，这是在SMP的基础上，再用NUMA的技术加以扩展，是这两种技术的结合。

乱序执行

乱序执行(out-of-orderexecution)，是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。

分枝技术

(branch)指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。

控制器

许多应用程序拥有更为复杂的读取模式(几乎是随机地，特别是当cache hit不可预测的时候)，并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件，即使拥有如乱序执行(out of order execution)这样的CPU特性，也会受内存延迟的限制。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令(无论这些数据来自CPUcache还是主内存系统)。当前低段系统的内存延迟大约是120-150ns，而CPU速度则达到了4GHz以上，一次单独的内存请求可能会浪费200-300次CPU循环。即使在缓存命中率(cache hit rate)达到99.9%的情况下，CPU也可能会花50%的时间来等待内存请求的结束-比如因为内存延迟的缘故。

在处理器内部整合内存控制器，使得北桥芯片将变得不那么重要，改变了处理器访问主存的方式，有助于提高带宽、降低内存延时和提升处理器性制造工艺：Intel的I5可以达到28纳米，在将来的CPU制造工艺可以达到22纳米。