宏?模块化电脑 | 宏功能模块

宏功能模块

WPS的个人版是没有宏这个功能的，需要去网上下载一个WPS的VBA模块，然后安装上才可以在WPS中使用宏。

宏功能模块设计计数器

一片GAL（GAL，通用阵列逻辑）就能够组成2位的7进制计数器。

GAL有五个部分组成：

1.输入端：GAL16V8的2～9脚共8个输入端，每个输入端有一个缓冲器，并由缓冲器引出两个互补的输出到与阵列；

2.与阵列部分：它由8根输入及8根输出各引出两根互补的输出构成32列，即与项的变量个数为16；8根输出每个输出对应于一个8输入或门（相当于每个输出包含8个与项）构成64行，即GAL16V8的与阵列为一个32×64的阵列,共2048个可编程单元（或结点）；

3.输出宏单元：GAL16V8共有8个输出宏单元，分别对应于12～19脚。每个宏单元的电路可以通过编程实现所有PAL输出结构实现的功能；

4.系统时钟：GAL16V8的1脚为系统时钟输入端,与每个输出宏单元中D触发器时钟输入端相连，可见GAL器件只能实现同步时序电路，而无法实现异步的时序电路；

5.输出三态控制端:GAL16V8的11脚为器件的三态控制公共端。

宏功能模块是什么

计算机考试二级C是指DOS命令，计算机组成原理，多媒体、数据库操作、计算机网络、C语言程序设计、上机考试。

1、二级C++

按照新大纲需要学习的内容有：C++语言概述、C++语言数据类型、运算符和表达式、基本控制语句、数组、指针与引用、函数、类和对象继承、模板等内容。

2、二级VB

按照新大纲，需要学习的内容有：VB基本概念、集成开发环境、可视化编程方法、基本输入输出、常用控件功能及使用、VB控制结构语句等。

3、二级VFP

需要学习的内容有：数据库系统与VFP基础知识、数据库基本操作、结构化查询语言SQL、VFP程序设计、设计器和项目管理器使用等。

4、二级Access

按照新大纲，需要学习的内容有：数据库系统、数据库和表、数据库查询窗体、报表、数据访问页、宏、模块等。

5、二级Java

按照新大纲，需要学习的内容有：JAVA语言概论、JAVA数据类型、运算符和表达式、流程控制、类、数组和字符串操作、异常处理、输入输出及文件操作、线程与对象串行化、编写图形用户界面、applet程序设计：J2SDK的下载和操作、JAVA的应用。

6、二级office

按照新大纲，需要学习的内容有：计算机的基础知识，Word的功能和使用，Excel的功能和使用，PowerPoint的功能和使用。

扩展资料

考试注意事项

1、考生凭准考证和身份证（或户口本、军人身份证）参加考试，缺一不可。

2、考生发现磁盘损坏，可举手示意监考人员处理，有关考试题目内容的问题不得提问。

3、进入考场只能携带铅笔、橡皮、尺子、钢笔、圆珠笔等必备工具。

开考信号发出后，才可开始答题。上机考试结束，按要求处理好机器后才能退场。

4、考试开考前15分钟入场，对号入座，考试中将两证放在课桌右上角接受检查。上机考试交验两证。

宏功能模块设置参数

Sub aa() Cells.Find(What:=[A1], After:=ActiveCell).Activate End Sub 根据A1中输入的内容，在整个当前工作表中查找，其实就是EXCEL本身的查找功能，只是没有调出那个对话框而已。

宏功能模块的优缺点

　　Visual Basic for Applications(VBA)是一种Visual Basic的一种宏语言，主要能用来扩展Windows的应用程式功能，特别是Microsoft Office软件。也可说是一种应用程式视觉化的Basic Script。1994年发行的Excel 5.0版本中，即具备了VBA的宏功能。宏是一系列的命令与函数，存储于 Visual Basic 的模块中，并在在需要执行该项任务时可随时运行。如果经常在重复某项任务，那么可以用宏自动执行该任务。

宏功能模块设计24进制计数器的系统框图

ARM的Jazelle技术使Java加速得到比基于软件的Java虚拟机(JVM)高得多的性能，和同等的非Java加速核相比功耗降低80%。CPU功能上增加DSP指令集提供增强的16位和32位算术运算能力，提高了性能和灵活性。ARM还提供两个前沿特性来辅助带深嵌入处理器的高集成SoC器件的调试，它们是嵌入式ICE-RT逻辑和嵌入式跟踪宏核(ETMS)系列。

特点

ARM处理器的三大特点是：耗电少功能强、16位/32位双指令集和合作伙伴众多。

1、体积小、低功耗、低成本、高性能；

2、支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8位/16位器件；

3、大量使用寄存器，指令执行速度更快；

4、大多数数据操作都在寄存器中完成；

5、寻址方式灵活简单，执行效率高；

6、指令长度固定。

体系结构

1 CISC（Complex　Instruction　Set　Computer，复杂指令集计算机）

在CISC指令集的各种指令中，大约有20%的指令会被反复使用，占整个程序代码的80%。而余下的指令却不经常使用，在程序设计中只占20%。

2 RISC（Reduced　Instruction　Set　Computer，精简指令集计算机）

RISC结构优先选取使用频最高的简单指令，避免复杂指令；将指令长度固定，指令格式和寻址方式种类减少；以控制逻辑为主，不用或少用微码控制等

RISC体系结构应具有如下特点：

1　采用固定长度的指令格式，指令归整、简单、基本寻址方式有2～3种。

2　使用单周期指令，便于流水线操作执行。

3　大量使用寄存器，数据处理指令只对寄存器进行操作，只有加载/存储指令可以访问存储器，以提高指令的执行效率。

除此以外，ARM体系结构还采用了一些特别的技术，在保证高性能的前提下尽量缩小芯片的面积，并降低功耗：

4　所有的指令都可根据前面的执行结果决定是否被执行，从而提高指令的执行效率。

5　可用加载/存储指令批量传输数据，以提高数据的传输效率。

6　可在一条数据处理指令中同时完成逻辑处理和移位处理。

7　在循环处理中使用地址的自动增减来提高运行效率。

寄存器结构

ARM处理器共有37个寄存器，被分为若干个组（BANK），这些寄存器包括：

1　31个通用寄存器，包括程序计数器（PC指针），均为32位的寄存器。

2　6个状态寄存器，用以标识CPU的工作状态及程序的运行状态，均为32位，只使用了其中的一部分。

指令结构

ARM微处理器的在较新的体系结构中支持两种指令集：ARM指令集和Thumb指令集。其中，ARM指令为32位的长度，Thumb指令为16位长度。Thumb指令集为ARM指令集的功能子集，但与等价的ARM代码相比较，可节省30%～40%以上的存储空间，同时具备32位代码的所有优点。

体系结构扩充

当前ARM体系结构的扩充包括：

·Thumb 16位指令集，为了改善代码密度；

·DSP DSP应用的算术运算指令集；

·Jazeller 允许直接执行Java字节码。

ARM处理器系列提供的解决方案有：

·无线、消费类电子和图像应用的开放平台；

·存储、自动化、工业和网络应用的嵌入式实时系统；

·智能卡和SIM卡的安全应用。

宏功能模块设计

芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。

前端设计全流程：

1. 规格制定

芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。

2. 详细设计

Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。

3. HDL编码

使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。

4. 仿真验证

仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。

仿真验证工具Synopsys的VCS，还有Cadence的NC-Verilog。

5. 逻辑综合――Design Compiler

仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）。

逻辑综合工具Synopsys的Design Compiler。

6. STA

Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。

STA工具有Synopsys的Prime Time。

7. 形式验证

这也是验证范畴，它是从功能上（STA是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。

形式验证工具有Synopsys的Formality

后端设计流程：

1. DFT

Design For Test，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于DFT，有些书上有详细介绍，对照图片就好理解一点。

DFT工具Synopsys的DFT Compiler

2. 布局规划(FloorPlan)

布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如IP模块，RAM，I/O引脚等等。布局规划能直接影响芯片最终的面积。

工具为Synopsys的Astro

3. CTS

Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。

CTS工具，Synopsys的Physical Compiler

4. 布线(Place & Route)

这里的布线就是普通信号布线了，包括各种标准单元（基本逻辑门电路）之间的走线。比如我们平常听到的0.13um工艺，或者说90nm工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度。

工具Synopsys的Astro

5. 寄生参数提取

由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。

工具Synopsys的Star-RCXT

6. 版图物理验证

对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求， ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气规则违例；等等。

工具为Synopsys的Hercules

实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题，在此不说了。

物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂（称为Foundry）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片